UART (Synthesis the FIFO module) 저번 포스팅에서 작성한 FIFO를 불러와 기존 UART 코드에 합성합니다.uart_top.v`timescale 1ns / 1psmodule uart_top( input RST, input CLK, input RXD, output [6:0] AN, output CA, output PAR_ERR, output FRM_ERR );wire [7:0] rx_data;wire rx_data_rdy, empty;wire [7:0] dout;uart_rx uart_rx_0 ( .RST (RST), .CLK (CLK), .RXD (RXD), .RX..

FIFO (First In First Out) FIFO(First In First Out)는 먼저 넣은 것부터 먼저 나간다는 말입니다.같은 말은 '선입선출'이 있습니다.보통 회로에서 Buffer의 목적으로 FIFO를 사용합니다. 위에서부터 값을 하나씩 밀어내어 입력하면서 가장 먼저 입력한 값을 가장 먼저 OUT합니다.WR_EN은 쓰기모드RD_EN은 읽기모드로 FIFO를 구성하였습니다.WR_EN에서 쓸 공간이 없다면 FULL을 보내고, RD_EN에서 더 출력할 DATA가 없으면 EMPTY를 보냅니다.fifo verilog code`timescale 1ns / 1psmodule my_fifo( input RST, input CLK, input [7:0] DIN, input WR_EN, ..

보호되어 있는 글입니다.

전 포스팅 [Virtuoso] One Chip Layout 설계(2)[Virtuoso] One Chip Layout 설계(1)이제 지금까지 만들어둔 MUX들과 Gate를 모두 종합하는 One Chip 설계과정을 담아보려 합니다. One Chip Peripheral Layout PAD Layout은 Metal1 ,2를 연결하는 Contact Via를 확장하여 제chanfifo77.tistory.com One Chip Schematic 저번에 만든 4Bit Subtrator를 추가하였습니다.One Chip Layout Schematic에서 추가로 배치한 4Bit Subtractor는 배치 및 배선을 완료했습니다.그리고 4Bit Adder는 배치까지 진행했고, 후에 제작할 SRAM 크기에 따라 재조정할 계획입..

4 Bit Substractor Schematic  4 Bit Substractor Simulation  4 Bit Substractor Layout Size : 53.77 x 8.865 =476.67105 u㎡

[Virtuoso] One Chip Layout 설계(1)이제 지금까지 만들어둔 MUX들과 Gate를 모두 종합하는 One Chip 설계과정을 담아보려 합니다. One Chip Peripheral Layout PAD Layout은 Metal1 ,2를 연결하는 Contact Via를 확장하여 제작합니다. PAD는 Pin으로 사chanfifo77.tistory.com저번 포스팅에 이어서 작성하겠습니다.One Chip Schematic 이번 Schematic에서는 만들어둔 4x1 MUX, 2x1 MUX(Logic과 Switch 둘다)를 불러오고 Full Adder, Half Adder, Logic Gate까지 불러와서 배선을 시켰습니다.2x1 MUX [Virtuoso] 2x1 MUX Logic & Switch..

저번에 작성한 Full Adder를 바탕으로 4Bit_Adder를 그려보겠습니다. [Virtuoso] Full Adder Schematic & Layout저번에 포스팅 한 Half Adder를 이용한 Full Adder를 설계해보겠습니다. [Virtuoso] Half Adder Schematic & LayoutHalf Adder Schematic  Half Adder Simulation  Half Adder Layout Size : 4.6 x 6.5 = 29.9 u㎡chanfifo77.tistory.com Full Adchanfifo77.tistory.com 4Bit Adder Schematic VINC는 0로 넣어주면 첫 단에서 Half Adder를 사용하는 것과 동일한 값을 출력가능합니다. 4Bit ..

저번에 포스팅 한 Half Adder를 이용한 Full Adder를 설계해보겠습니다. [Virtuoso] Half Adder Schematic & LayoutHalf Adder Schematic  Half Adder Simulation  Half Adder Layout Size : 4.6 x 6.5 = 29.9 u㎡chanfifo77.tistory.com Full Adder Schematic 위처럼 해도 되고 Half Adder 두 개에 Or Gate(Nor + Not)으로 사용하셔도 됩니다. Full Adder Simulation  Full Adder Layout Size : 11.11 x 7.42 = 82.4362 u㎡

오늘은 지금까지 만들어둔 Logic Gate들을 합성한 Layout을 제작하도록 하겠습니다.  [Virtuoso] 4NOR Schematic & Layout이번에는 4NOR를 Schematic부터 Layout까지 함께 진행하도록 하겠습니다.4NOR Schematic우선 CMOS Schematic을 알맞게 그려줍니다.그 후 pMOS 'WIDTH'측정을 위해 4NOR_TEST를 만들어 줍니다.위의 진리표 처럼, NOR는chanfifo77.tistory.com [Virtuoso] 2NOR, 3NOR Layout2NOR Layout을 진행하겠습니다. 진행 방식은 저번 3NAND와 동일합니다.2NOR LayoutLabel을 달고, Stick Diagram에 맞추어 회로를 연결합니다.3NOR Layout이전 3NA..