저번에 포스팅 한 Half Adder를 이용한 Full Adder를 설계해보겠습니다.
[Virtuoso] Half Adder Schematic & Layout
Half Adder Schematic Half Adder Simulation Half Adder Layout Size : 4.6 x 6.5 = 29.9 u㎡
chanfifo77.tistory.com
Full Adder Schematic
위처럼 해도 되고 Half Adder 두 개에 Or Gate(Nor + Not)으로 사용하셔도 됩니다.
Full Adder Simulation
Full Adder Layout
Size : 11.11 x 7.42 = 82.4362 u㎡
'Circuit Design > ⚡Layout' 카테고리의 다른 글
| [Virtuoso] One Chip Layout 설계(2) (0) | 2024.05.30 |
|---|---|
| [Virtuoso] 4 Bit Adder Schematic & Layout (0) | 2024.05.29 |
| [Virtuoso] Logic Gate Layout (0) | 2024.05.28 |
| [Virtuoso] Half Adder Schematic & Layout (0) | 2024.05.28 |
| [Virtuoso] XOR Schematic & Layout (0) | 2024.05.28 |