저번에 작성한 Full Adder를 바탕으로 4Bit_Adder를 그려보겠습니다.
[Virtuoso] Full Adder Schematic & Layout
저번에 포스팅 한 Half Adder를 이용한 Full Adder를 설계해보겠습니다. [Virtuoso] Half Adder Schematic & LayoutHalf Adder Schematic Half Adder Simulation Half Adder Layout Size : 4.6 x 6.5 = 29.9 u㎡chanfifo77.tistory.com Full Ad
chanfifo77.tistory.com
4Bit Adder Schematic
VINC는 0로 넣어주면 첫 단에서 Half Adder를 사용하는 것과 동일한 값을 출력가능합니다.
4Bit Adder Simulation
4Bit Adder Layout
Size : 8.865 x 44.05 = 390.50325 u㎡
'Circuit Design > ⚡Layout' 카테고리의 다른 글
| [Virtuoso] 4 Bit Subtractor (0) | 2024.05.30 |
|---|---|
| [Virtuoso] One Chip Layout 설계(2) (0) | 2024.05.30 |
| [Virtuoso] Full Adder Schematic & Layout (0) | 2024.05.28 |
| [Virtuoso] Logic Gate Layout (0) | 2024.05.28 |
| [Virtuoso] Half Adder Schematic & Layout (0) | 2024.05.28 |