오늘은 지금까지 만들어둔 Logic Gate들을 합성한 Layout을 제작하도록 하겠습니다.
[Virtuoso] 4NOR Schematic & Layout
이번에는 4NOR를 Schematic부터 Layout까지 함께 진행하도록 하겠습니다.4NOR Schematic우선 CMOS Schematic을 알맞게 그려줍니다.그 후 pMOS 'WIDTH'측정을 위해 4NOR_TEST를 만들어 줍니다.위의 진리표 처럼, NOR는
chanfifo77.tistory.com
[Virtuoso] 2NOR, 3NOR Layout
2NOR Layout을 진행하겠습니다. 진행 방식은 저번 3NAND와 동일합니다.2NOR LayoutLabel을 달고, Stick Diagram에 맞추어 회로를 연결합니다.3NOR Layout이전 3NAND와 같은 방식으로 Metal2 Via를 사용하여 진행합니
chanfifo77.tistory.com
[Virtuoso] 2NAND, 3NAND Layout
2NAND Layout오늘은 저번에 만든 2NAND Schematic을 사용하여 Layout을 작성해 보겠습니다.기존 Schematic을 활용하여 Instance로 pMOS, nMOS를 불러줍니다.VDD, VSS를 만들어 사용해줍니다.Stick Diagram을 그려 연결할
chanfifo77.tistory.com
[Virtuoso] XOR Schematic & Layout
XOR Gate Schematic XOR Gate Symbol XOR Gate Layout Size = 2.56 x 6.5 = 16.64 u㎡
chanfifo77.tistory.com
[Virtouso] CMOS Inverter(NOT Gate)
CMOS Inverter(NOT Gate)NOT Gate는 아래와 같은 회로로 구성됩니다.위에는 pMOS 아래에는 nMOS를 배치하여 입력을 반전시켜 출력합니다.A에 0을 입력하면 pMOS는 On, nMOS는 OFF 됩니다. 따라서 출력단인 Y와 VDD
chanfifo77.tistory.com
Logic Gate Schematic
Switch는 Symbol이 정해져있지 않아서 맘대로 만들어봤습니다.
Logic Gate Layout
Size : 9.75 x 14.08 = 137.28 u㎡
'Circuit Design > ⚡Layout' 카테고리의 다른 글
| [Virtuoso] 4 Bit Adder Schematic & Layout (0) | 2024.05.29 |
|---|---|
| [Virtuoso] Full Adder Schematic & Layout (0) | 2024.05.28 |
| [Virtuoso] Half Adder Schematic & Layout (0) | 2024.05.28 |
| [Virtuoso] XOR Schematic & Layout (0) | 2024.05.28 |
| [Virtuoso] One Chip Layout 설계(1) (0) | 2024.05.23 |