Half Adder Schematic  Half Adder Simulation  Half Adder Layout Size : 4.6 x 6.5 = 29.9 u㎡

XOR Gate Schematic  XOR Gate Symbol  XOR Gate Layout Size = 2.56 x 6.5 = 16.64 u㎡

이제 지금까지 만들어둔 MUX들과 Gate를 모두 종합하는 One Chip 설계과정을 담아보려 합니다. One Chip Peripheral Layout PAD Layout은 Metal1 ,2를 연결하는 Contact Via를 확장하여 제작합니다. PAD는 Pin으로 사용할 예정입니다.PAD를 주변에 배치하고 그 안에 Metal 3, 4를 배치하여 VDD VSS를 연결할 Metal을 구성합니다. One Chip Schematic 일단 오늘은 8x1, 16x1 MUX를 불러와 제작하겠습니다.여러 개의 Output을 활용하기 때문에 Vout으로 통일된 이름을 변경해 주었습니다. One Chip Layout 아래부터 부피가 큰 MUX를 제작하였습니다.

이번에는 저번에 작성한 2x1, 4x1, 8x1 MUX를 활용한 16x1 MUX Layout을 그려보겠습니다. 8x1 MUX [Virtuoso] 8x1 MUX Logic & Switch저번에 작성한 4x1 MUX, 2x1 MUX을 활용하여 8x1 MUX를 제작해보도록 하겠습니다. Link : 4x1 MUX [Virtuoso] 4x1 MUX Logic & Switch 비교하기저번에 사용한 2x1 MUX를 이용한 4x1 MUX를 만들어보고 Logic과 Switch의 비교chanfifo77.tistory.com 4x1 MUX [Virtuoso] 4x1 MUX Logic & Switch 비교하기저번에 사용한 2x1 MUX를 이용한 4x1 MUX를 만들어보고 Logic과 Switch의 비교를 하겠습니다.4x1 M..

저번에 작성한 4x1 MUX, 2x1 MUX을 활용하여 8x1 MUX를 제작해보도록 하겠습니다. Link : 4x1 MUX [Virtuoso] 4x1 MUX Logic & Switch 비교하기저번에 사용한 2x1 MUX를 이용한 4x1 MUX를 만들어보고 Logic과 Switch의 비교를 하겠습니다.4x1 MUX Logic Schematic 기존에 사용한 2x1 MUX Logic의 Symbol을 그대로 사용하여 구성했습니다 2x1 MUX Schematic에 대해chanfifo77.tistory.comLink : 2x1 MUX [Virtuoso] 2x1 MUX Logic & Switch 비교하기MUX(Multiplux)는 다수의 Input에서 하나를 선택하여 출력하는 Switch입니다.MUX의 Logic대..

저번에 사용한 2x1 MUX를 이용한 4x1 MUX를 만들어보고 Logic과 Switch의 비교를 하겠습니다.4x1 MUX Logic Schematic 기존에 사용한 2x1 MUX Logic의 Symbol을 그대로 사용하여 구성했습니다 2x1 MUX Schematic에 대해서는 이전 포스팅에 업로드되어있습니다.  [Virtuoso] 2x1 MUX Logic & Switch 비교하기MUX(Multiplux)는 다수의 Input에서 하나를 선택하여 출력하는 Switch입니다.MUX의 Logic대로 Schematic과 Layout을 작성해 보고, Transmission Gate를 활용한 MUX Switch와 비교해 보겠습니다.2x1 MUX Logic Schematic 우선,chanfifo77.tistory.c..

MUX(Multiplux)는 다수의 Input에서 하나를 선택하여 출력하는 Switch입니다.MUX의 Logic대로 Schematic과 Layout을 작성해 보고, Transmission Gate를 활용한 MUX Switch와 비교해 보겠습니다.2x1 MUX Logic Schematic 우선, 기존에 그린 회로도에 맞게 Schematic을 설계합니다.그 후, 21 MUX_LOGIC이라는 이름으로 Symbol을 설정합니다.2x1 MUX Logic Simulation Test용 Pulse Voltage의 설정 모습입니다.설정 후, ADE L로 들어가 Simulation을 진행합니다.시뮬레이션 결과로 S0의 값에 따라서 Output을 조절하는 MUX가 정상적으로 동작함을 알 수 있습니다.2x1 MUX Logi..

이번에는 4NOR를 Schematic부터 Layout까지 함께 진행하도록 하겠습니다.4NOR Schematic우선 CMOS Schematic을 알맞게 그려줍니다.그 후 pMOS 'WIDTH'측정을 위해 4NOR_TEST를 만들어 줍니다.위의 진리표 처럼, NOR는 나머지 0고정 1개 변환으로 특성을 파악이 가능합니다.그 후 pMOS 'WIDTH'측정을 위해 4NOR_TEST를 만들어 줍니다.위 사진처럼 순서를 따라 조절을 합니다.5u~6u 사이의 길이가 Ideal width임을 확인 가능합니다.더 자세히 들어가서 5.9u ~ 6.0u 사이에서 위치하는 것을 확인한 후,범위와 Step을 수정하고 다시 시뮬레이션합니다.아까보다 촘촘한 모습을 확인가능합니다.5.95u~ 5.96u 사이에 위치합니다. 값을 확인..

이번에는 처음 Schematic부터 Layout까지 4NAND를 작성해보겠습니다.4NAND Schematic 4NAND Layout