no image
TFT를 제어하는 DDI와 T-CON
오늘은 DDI와 TCON에 대해 간략하게 말씀드리겠습니다.DDI(Display Driver IC) DDI(Display Driver IC)란 말 그대로,  디스플레이 구동 IC입니다. 그리고 'TFT를 제어하기 위해, 각 Sub pixel에 데이터를 전달하는 IC' 라고 말할 수 있습니다.TFT에 데이터가 전달되는 순서는AP(CPU) > FPCB(PCB) > DDI > TFT 순서로 전달되어 pixel을 제어합니다.Sub pixel에 연결하기 위해 중대형 이상 패널에서는 Gate IC, Source IC 를 교차로 배선합니다.Gate IC는 Sub pixel의 ON/OFF를 담당.Source IC는 Sub pixel의 RGB 값을 담당.이 외에도 Power IC, Control IC 등이 추가로 필요합니..
2024.07.13
[Linux] Linux 환경에서 Verilog.
보호되어 있는 글입니다.
2024.07.13
[Linux] Ubuntu 한글 설정 / vim 한글 설정
보호되어 있는 글입니다.
2024.07.13
no image
[HDLBits] 6. Circuits - Combinational Logic(1)
모든 HDLBits 포스팅은 Ligth Theme을 권장합니다.(왼쪽 메뉴 하단) 문제는 반드시 HDLBits를 참고하세요! 보다 자세하게 적혀있습니다.https://hdlbits.01xz.net/wiki/Exams/m2014_q4h Exams/m2014 q4h - HDLBits hdlbits.01xz.netBasic Gates Wire Implement the following circuit.주어진 회로를 구현하세요.Solution ↓더보기module top_module ( input in, output out); assign out = in; endmodule   GND Implement the following circuit.주어진 회로를 구현하세요.Solution ↓더보기mo..
2024.07.11
no image
[HDLBits] 5. Verilog Language - More Verilog Features
모든 HDLBits 포스팅은 Ligth Theme을 권장합니다.(왼쪽 메뉴 하단) 문제는 반드시 HDLBits를 참고하세요! 보다 자세하게 적혀있습니다.https://hdlbits.01xz.net/wiki/Conditional Conditional - HDLBits hdlbits.01xz.net   Conditional Ternary Operator  Given four unsigned numbers, find the minimum. Unsigned numbers can be compared with standard comparison operators (a min circuits, then compose a few of them to create a 4-way min circuit. You'll pro..
2024.07.11
no image
[Verilog] 18. SPI Slave + RAM 설계
https://chanfifo77.tistory.com/71 [Verilog] 17. SPI Master 설계SPI 정리 [Verilog] 16. SPI(Serial Peripheral Interface)SPI(Serial Peripheral Interface)는 Controller(Master)와 Peripheral(Slave) 간의 동기식 직렬 데이터 링크를 제공하는 통신버스입니다.Controller(Master) 장치가 CLK 신호를chanfifo77.tistory.com  오늘은 저번 포스팅에 이어 SPI Slave와 RAM 까지 작성해보도록 하겠습니다. SPI Slave module Master→                                                        ..
2024.07.09
no image
[HDLBits] 4. Verilog Language - Procedures
모든 HDLBits 포스팅은 Ligth Theme을 권장합니다.(왼쪽 메뉴 하단) 문제는 반드시 HDLBits를 참고하세요! 보다 자세하게 적혀있습니다.https://hdlbits.01xz.net/wiki/Alwaysblock1 Alwaysblock1 - HDLBits hdlbits.01xz.net    Always Blocks (Combinational)Build an AND gate using both an assign statement and a combinational always block.  assign 문과 combination always block을 모두 사용하여 AND 게이트를 만듭니다. Solution ↓더보기// synthesis verilog_input_version verilog..
2024.07.08
no image
[HDLBits] 3. Verilog Language - Modules: Hiearch
모든 HDLBits 포스팅은 Ligth Theme을 권장합니다.(왼쪽 메뉴 하단) 문제는 반드시 HDLBits를 참고하세요! 보다 자세하게 적혀있습니다.https://hdlbits.01xz.net/wiki/Module Module - HDLBits hdlbits.01xz.net Modules    In this exercise, create one instance of module mod_a, then connect the module's three pins (in1, in2, and out) to your top-level module's three ports (wires a, b, and out). The module mod_a is provided for you — you must instantia..
2024.07.07
no image
[HDLBits] 2. Verilog Language - Vectors
모든 HDLBits 포스팅은 Ligth Theme을 권장합니다.(왼쪽 메뉴 하단) 문제는 반드시 HDLBits를 참고하세요! 본 포스팅보다 자세하게 적혀있습니다.https://hdlbits.01xz.net/wiki/Vector0 Vector0 - HDLBits hdlbits.01xz.net  Vectors  Build a circuit that has one 3-bit input, then outputs the same vector, and also splits it into three separate 1-bit outputs. Connect output o0 to the input vector's position 0, o1 to position 1, etc. 3-Bit 입력이 1개인 회로를 만들고, 그..
2024.07.07