https://chanfifo77.tistory.com/86 [Verilog] 20. SPI Debugging(1)발견된 문제점1. 전제 모듈 연결 후, Read 할 때, MISO 값이 간헐적으로 이상하게 나오는 것을 확인.2. Master에서 RX FIFO로 가는 DOUT의 출력 값 이상 확인.3. Master DIN이 값을 가져오는 주기의 이상 확인.chanfifo77.tistory.com저번 포스팅에 이어 작성하겠습니다. 먼저 추가적인 문제점 발견하여 부분 수정 후 다시 Synthesis 진행 예정.1) FIFO RX에서 DOUT이 간헐적으로 출력되는 것을 확인. 발견한 원인WR, RD 신호가 정상적으로 인식되지 않음.1. 읽으려는 신호가 없는데 읽음2. spi.test의 cnt에 따라서 fifo의..

발견된 문제점1. 전제 모듈 연결 후, Read 할 때, MISO 값이 간헐적으로 이상하게 나오는 것을 확인.2. Master에서 RX FIFO로 가는 DOUT의 출력 값 이상 확인.3. Master DIN이 값을 가져오는 주기의 이상 확인.  해결과정 단계적 문제확인1) TX FIFO로부터 가져온 DATA가 MASTER에서 나눈 Phase와 일치하지 않아서 생긴 문제.2) 전체 16-bit 저장용 레지스터 tot_data가 phase 마다 변하면서 정확하지 않은 MOSI값을 출력하고 있었다. spi_master에서 아래코드 추가 및 수정always @ (posedge phase) begin addr  data_reg를 추가해서 들어오는 address와 data를 분리해서 인식하고 8비트마다 최신화..

HDLBits 포스팅은 Ligth Theme을 권장합니다.(왼쪽 메뉴 하단) 문제는 반드시 HDLBits를 참고하세요! 보다 자세하게 적혀있습니다.https://hdlbits.01xz.net/wiki/Mux2to1 Mux2to1 - HDLBits hdlbits.01xz.netMultiplexers  2-to-1 Multiplexer Create a one-bit wide, 2-to-1 multiplexer. When sel=0, choose a. When sel=1, choose b.sel = 0 이면 a를 선택하고, sel = 1 이면 b를 선택하는 1-bit 너비의 2 x 1 MUX를 만들어보세요.Solution ↓더보기module top_module( input a, b, sel, ou..

https://chanfifo77.tistory.com/63 [Verilog] 13. AXI(Advanced eXtensible Interface)AXI (Advanced eXtensible Interface) Master Interface와 Slave Interfacesms R/W 동작으로 연결됩니다. Read Operation 부분은 Write와 다르게 Reponse Channel이 존재하지 않는 모습을 확인 할 수 있습니다. 각각의 Channel은chanfifo77.tistory.com위 AXI 동작을 보고 오셔도 좋습니다.  https://chanfifo77.tistory.com/64 [Verilog] 14. AXI Read / Handshake오늘은 AXI Read 동작과 Handshake 동작..

오늘은 DDI와 TCON에 대해 간략하게 말씀드리겠습니다.DDI(Display Driver IC) DDI(Display Driver IC)란 말 그대로,  디스플레이 구동 IC입니다. 그리고 'TFT를 제어하기 위해, 각 Sub pixel에 데이터를 전달하는 IC' 라고 말할 수 있습니다.TFT에 데이터가 전달되는 순서는AP(CPU) > FPCB(PCB) > DDI > TFT 순서로 전달되어 pixel을 제어합니다.Sub pixel에 연결하기 위해 중대형 이상 패널에서는 Gate IC, Source IC 를 교차로 배선합니다.Gate IC는 Sub pixel의 ON/OFF를 담당.Source IC는 Sub pixel의 RGB 값을 담당.이 외에도 Power IC, Control IC 등이 추가로 필요합니..

보호되어 있는 글입니다.

보호되어 있는 글입니다.

모든 HDLBits 포스팅은 Ligth Theme을 권장합니다.(왼쪽 메뉴 하단) 문제는 반드시 HDLBits를 참고하세요! 보다 자세하게 적혀있습니다.https://hdlbits.01xz.net/wiki/Exams/m2014_q4h Exams/m2014 q4h - HDLBits hdlbits.01xz.netBasic Gates Wire Implement the following circuit.주어진 회로를 구현하세요.Solution ↓더보기module top_module ( input in, output out); assign out = in; endmodule   GND Implement the following circuit.주어진 회로를 구현하세요.Solution ↓더보기mo..

모든 HDLBits 포스팅은 Ligth Theme을 권장합니다.(왼쪽 메뉴 하단) 문제는 반드시 HDLBits를 참고하세요! 보다 자세하게 적혀있습니다.https://hdlbits.01xz.net/wiki/Conditional Conditional - HDLBits hdlbits.01xz.net   Conditional Ternary Operator  Given four unsigned numbers, find the minimum. Unsigned numbers can be compared with standard comparison operators (a min circuits, then compose a few of them to create a 4-way min circuit. You'll pro..