[HDLBits] 9. Circuit - Combinational Logic (4)

HDLBits 포스팅은 Ligth Theme을 권장합니다.

(왼쪽 메뉴 하단)

 

https://hdlbits.01xz.net/wiki/Kmap1

Kmap1 - HDLBits

---

Karnaugh Map to Circuit

 

 

---

3 - Variable

Implement the circuit described by the Karnaugh map above.

위의 Karnaugh Map에서 설명한 회로를 구현합니다.

Solution ↓

module top_module(
    input a,
    input b,
    input c,
    output out  ); 
    
    assign out = a | b | c;

endmodule

---

 

 

---

4 - Variable POS

Implement the circuit described by the Karnaugh map above.

위의 Karnaugh Map에서 설명한 회로를 구현합니다.

Solution ↓

module top_module(
    input a,
    input b,
    input c,
    input d,
    output out  ); 
    
    assign out = (c|!d|!b) & (!a|!b|c) & (a|b|!c|!d) & (!a|!c|d);
endmodule

 

---

 

 

---

4 - Variable SOP

 

Implement the circuit described by the Karnaugh map above.

위의 Karnaugh Map에서 설명한 회로를 구현합니다.

Solution ↓

module top_module(
    input a,
    input b,
    input c,
    input d,
    output out  ); 

    assign out = a|(~a&~b&c);
endmodule

---

 

---

4 - Variable

Implement the circuit described by the Karnaugh map above.

위의 Karnaugh Map에서 설명한 회로를 구현합니다.

Solution ↓

module top_module(
    input a,
    input b,
    input c,
    input d,
    output out  ); 

    assign out = a^b^c^d;

endmodule

---

 

---

Minimum SOP & POS

 

A single-output digital system with four inputs (a,b,c,d) generates a logic-1 when 2, 7, or 15 appears on the inputs, and a logic-0 when 0, 1, 4, 5, 6, 9, 10, 13, or 14 appears. The input conditions for the numbers 3, 8, 11, and 12 never occur in this system. For example, 7 corresponds to a,b,c,d being set to 0,1,1,1, respectively.

Determine the output out_sop in minimum SOP form, and the output out_pos in minimum POS form.

4개의 입력(a,b,c,d)을 가진 단일 출력 디지털 시스템은 입력에 2,7,15가 나타나면 logic-1을, 0,1,4,5,6,9,10,13,14가 나타나면 logic-0을 생성합니다. 이 시스템에서는 숫자 3,8,11,12에 대한 입력 조건이 전혀 발생하지 않습니다. 예를 들어, 7은 각각 a,b,c,d가 0,1,1,1로 설정되는 것에 해당합니다.

최소 SOP 형태의 출력 out_sop과 최소 POS 형태의 출력 out_pos를 결정합니다.

Solution ↓

module top_module (
    input a,
    input b,
    input c,
    input d,
    output out_sop,
    output out_pos
); 
    assign out_sop = (c&d)|(~a&~b&c);
    assign out_pos = c&(~b|~c|d)&(~a|~c|d);
endmodule

---

 

---

Karnaugh Map with don't care terms

Implement above function. d is don't-care, which means you may choose to output whatever value is convenient.

위 기능을 구현합니다. d는 신경 쓰지 않기 때문에 편리한 값을 출력할 수 있습니다.

Solution ↓

module top_module (
    input [4:1] x, 
    output f );

    assign f = (x[2]&x[4])|(x[3]&x[4])|(x[3]&~x[1]);

endmodule

---

 

---

Karnaugh Map

 

 

 

Consider the function f shown in the Karnaugh map below. Implement this function.

(The original exam question asked for simplified SOP and POS forms of the function.)

아래의 카르노 맵에 나타난 함수 f를 생각해 보세요. 이 함수를 구현하세요.
(원래 시험문제는 기능의 단순화된 SOP와 POS 형태를 요구했습니다.)

Solution ↓

module top_module (
    input [4:1] x,
    output f
); 

    assign f = (~x[1]&x[3])|(~x[2]&~x[4])|(x[2]&x[3]&x[4]);

endmodule

---

 

---

Karnaugh Map Implemented with a Multiplexer

 

 

 

For the following Karnaugh map, give the circuit implementation using one 4-to-1 multiplexer and as many 2-to-1 multiplexers as required, but using as few as possible. You are not allowed to use any other logic gate and you must use a and b as the multiplexer selector inputs, as shown on the 4-to-1 multiplexer below.

다음 카르노 맵의 경우 4대 1 멀티플렉서 하나와 필요한 만큼 2대 1 멀티플렉서를 사용하되 가능한 한 적은 수의 멀티플렉서를 사용하여 회로를 구현합니다. 다른 논리 게이트는 사용할 수 없으며 아래의 4대 1 멀티플렉서와 같이 a와 b를 멀티플렉서 선택기 입력으로 사용해야 합니다.

Solution ↓

module top_module (
    input c,
    input d,
    output [3:0] mux_in
); 
  assign mux_in[0] = c | d;
  assign mux_in[1] = 0;
  assign mux_in[2] = ~d;
  assign mux_in[3] = c & d;
endmodule

---