no image
OLED 보상회로 (6T1C)
보상회로가 뭔데?'라는 물음에 단순하게 '공정에서 생기는 Tr의 $V_{th}$의 편차를 보상하려고'라고 이해하고 글을 닫아도 충분히 좋다. 단순히 디스플레이 전공이고 이걸 배워야 하는 강의에서 배우지 못했기에 고생하며 이해한 내용을 적으려 한다. 실제로 우리가 제품을 만드는 과정에는 너무나 많은 편차가 있다. 동일한 부품으로 만들어도 공정상의 사소한 이슈가 쌓여 큰 편차를 우리에게 던져줄 때가 있기 때문이다. 실제로 최근에 동일한 스펙으로 주문했지만 batch(생산일자)가 다른 두 모듈을 비교하니 휘도가 200 nit나 차이나는 일이 있었다. 이처럼 우리가 손쓰기 어려운 생산 과정의 여러 이슈가 많다. 그중 오늘은 OLED에서 이러한 균일도 제어를 위한 가장 기초가 되는 OLED의 보상회로에 대한 이야..
2025.12.19
no image
Refresh Rate vs. Frame Rate
우리가 쓰는 고성능 게이밍 모니터는 144Hz, 240Hz만 되어도 "엄청 부드럽다"라고 말한다.그런데 LED 전광판(Signage)이나 옥외 광고판의 스펙은 1920Hz, 3840Hz, 심지어 7680Hz라는 높은 주사율을 갖는다. 단위가 Hz로 같으니 사람들은 "LED가 LCD보다 수십 배 더 부드러운가?"라고 오해하기 쉽다.하지만 결론부터 말하면 두 숫자는 Target이 완전히 다르다. 오늘은 디스플레이 엔지니어링 관점에서 이 숫자의 의미와, 왜 LED는 이렇게 미친 듯이 깜빡여야 하는지 그 하드웨어적인 이유를 정리해 본다.0. Driving Method우선 용어의 정의부터 명확히 하고 넘어가자. 두 디스플레이는 구동 방식(Driving Method) 자체가 다르다.1) LCD (모니터, TV) :..
2025.11.29
no image
[Vivado] IP : FIFO Generator
Clock Implementation and OperationWR/RD 동작에 대해 공통 클럭이나 독립 클럭 domain으로 설정이 가능하다.Built-in FIFO Supportwidth와 depth 방향으로 내장 FIFO들을 cascade 하여 대형 FIFO를 구현 가능하다.ECC(Error Correction Checking) 기능도 사용 가능하다.UltraScale 디바이스에서는 Low Latency 옵션을 통해 더 깊은 FIFO를 구현할 수 있다.First-Word Fall-ThroughFWFT(First-Word Fall-Through) 기능은 읽기 동작을 수행하지 않아도 FIFO 내 다음 데이터를 미리 볼 수 있게 해주는 기능이다. FIFO에 데이터가 존재하면 첫 번째 Word는 자동으로 출..
2025.11.09
no image
[설계 용어] CDC(Clock Domain Crossing)
디지털 회로 설계에서 서로 다른 클럭 신호에 의해 동작하는 두 Domain 사이에서 신호나 데이터가 오고 가는 상황을 의미한다.대표적으로 두 가지 해결책이 있다.0. Metastability만약, Destination register의 setup/hold timing을 맞추지 못한 경우 register의 출력은 metastable 상태로 전환될 수 있다. 이러한 Metastable 상태에서의 register의 출력은 정상적으로 전환된 후에도 High와 Low의 사이값에 머무른다. 이러한 상황을 Metastability라고 한다.그러면 파형이 High와 Low 사이에서 오르락 내리락하지만 어디에도 값을 정착하지 못하는 형태로 이어진다. 그러면 이 Register의 출력을 입력으로 하는 다른 register..
2025.09.18
no image
[후기] AMD : Embedded Computing Tech Day
이번에는 AMD에서 주최한 Embedded Computing Tech Day에 다녀왔습니다. 양재역에 있는 엘타워에서 진행했습니다. 이 건물은 처음와봤는데, 건물 전체가 예식장? 으로 사용할만한 곳이더라고요.행사장은 6층이었는데 들어서자, AMD 협력사들의 부스가 여럿있었습니다.여기 보이는 부스 사이로 사람들을 뚫고 들어가면 행사장이 나옵니다. 순서는 AMD에서 먼저 기조 연설로 시작하고, 제품 소개, 협력사 소개 등이 있었습니다.FPGA가 세상에 나온지 벌써 40년이나 됐다고 합니다. 최초의 FPGA는 64개 정도의 논리 게이트를 가진 스펙이었다는데, 지금은 참 많이 발전했네요. 행사의 이름이 Embedded Computing 인 만큼, 현재 가장 큰 흐름인 AI에 맞춰 관련된 칩인 VERS..
2025.09.16
no image
[Vivado] VSCode를 기본 편집기 및 Linting 설정
다양한 extension 기능이 들어간 VSCode를 VHDL이나 Verilog 같은 RTL 코딩에서도 활용하고 싶어, 제목과 같은 방법을 찾아봤다. 생각보다 간단하다. 먼저 당연하게도 VSCode와 Vivado가 설치되어있어야 한다. 1. Vivado를 켜주자. 2. Vivado 설정 변경Tools > Text Editor > Current Editor를 기본인 Vivado Text Editor에서 Custom Editor로 변경해주면 된다.그 후에 VSCode가 설치된 곳의 위치에서 Code.exe 까지 적어준 다음, ` -g [file name]:[line number]`를 뒤에 더해 적어주면 된다. 3. 환경 변수 설정그 후에 환경 변수 > Path 선택 > 편집 > 새로 만들기 > Vivado ..
2025.08.25
no image
[설계 용어] 리버티 파일 : Liberty File
리버티 파일 (Liberty File)리버티(Liberty) 파일은 디지털 반도체 설계에서 각 셀의 논리 기능, 타이밍, 전력 특성을 기술하는 표준화된 텍스트 포맷 파일을 말한다. EDA 툴에서 셀의 동작을 정확히 분석하고 최적화하기 위해 사용하는 핵심 입력 파일 중 하나이다.“Liberty” 라는 이름처럼 확장성과 유연성이 커서 다양하고 확장 가능하게 설계되어있어서, 텍스트 파일임에도 용량이 큰 경우가 많다.이 파일은 Characterization Tool(HSPICE, Spectre 같은 SPICE 시뮬레이터를 사용해 분석한 툴)을 사용해 트랜지스터 레벨의 회로를 시뮬레이션한 결과를 바탕으로 생성된다.즉, 실제 셀의 동작 특성을 조건별로 측정한 데이터를 저장한 것이다.주요 정보:논리 기능: Boole..
2025.07.13
no image
[설계 용어] ECSM : Effective Current Source Model
CCS와 마찬가지로 전류원 기반 모델이지만, 데이터 표현 방식과 활용 방식이 다르다.CCS는 전류 파형을 저장하고 이를 적분하여 전압을 계산하는 반면,ECSM은 기준 부하(Reference Load) 조건에서의 출력 전압 파형을 샘플링하여 저장한다.전류원 기반의 내부 모델 구조는 유사하지만, ECSM은 전압 파형 중심의 방식이다. 예시 :ecsm_logic() { timing() { related_pin : "A1"; ecsm_output_voltage_rise() { reference_load : 0.05; waveform("0, 0.05, 0.1, 0.15", // time (ns) "0, 0.4, 0.8, 1.2"); // vo..
2025.07.13
no image
[설계 용어] CCS : Composite Current Source
https://chanfifo77.tistory.com/161 [설계 용어] NLDM : Non-Linear Delay ModelLiberty 파일 셀에 특성을 저장하는 모델링 방식셀의 설명서 혹은 성능표 더미 NLDM은 기존의 타이밍 모델링 방식이다. 각 셀의 Delay를 Lookup Table(LUT) 형식으로 저장한다. 입력 조건에 따라 Delay가 선chanfifo77.tistory.comhttps://chanfifo77.tistory.com/162 [설계 용어] NLPM : Non-Linear Power ModelLiberty 파일에서 셀이 소비하는 Power를 모델링한 방식셀의 전력 소비 특성을 조건별로 정리한 전력 성능표 Power Consumption은 입력 조건이나 Output Loadi..
2025.07.13