리버티 파일 (Liberty File)리버티(Liberty) 파일은 디지털 반도체 설계에서 각 셀의 논리 기능, 타이밍, 전력 특성을 기술하는 표준화된 텍스트 포맷 파일을 말한다. EDA 툴에서 셀의 동작을 정확히 분석하고 최적화하기 위해 사용하는 핵심 입력 파일 중 하나이다.“Liberty” 라는 이름처럼 확장성과 유연성이 커서 다양하고 확장 가능하게 설계되어있어서, 텍스트 파일임에도 용량이 큰 경우가 많다.이 파일은 Characterization Tool(HSPICE, Spectre 같은 SPICE 시뮬레이터를 사용해 분석한 툴)을 사용해 트랜지스터 레벨의 회로를 시뮬레이션한 결과를 바탕으로 생성된다.즉, 실제 셀의 동작 특성을 조건별로 측정한 데이터를 저장한 것이다.주요 정보:논리 기능: Boole..

CCS와 마찬가지로 전류원 기반 모델이지만, 데이터 표현 방식과 활용 방식이 다르다.CCS는 전류 파형을 저장하고 이를 적분하여 전압을 계산하는 반면,ECSM은 기준 부하(Reference Load) 조건에서의 출력 전압 파형을 샘플링하여 저장한다.전류원 기반의 내부 모델 구조는 유사하지만, ECSM은 전압 파형 중심의 방식이다. 예시 :ecsm_logic() { timing() { related_pin : "A1"; ecsm_output_voltage_rise() { reference_load : 0.05; waveform("0, 0.05, 0.1, 0.15", // time (ns) "0, 0.4, 0.8, 1.2"); // vo..

https://chanfifo77.tistory.com/161 [설계 용어] NLDM : Non-Linear Delay ModelLiberty 파일 셀에 특성을 저장하는 모델링 방식셀의 설명서 혹은 성능표 더미 NLDM은 기존의 타이밍 모델링 방식이다. 각 셀의 Delay를 Lookup Table(LUT) 형식으로 저장한다. 입력 조건에 따라 Delay가 선chanfifo77.tistory.comhttps://chanfifo77.tistory.com/162 [설계 용어] NLPM : Non-Linear Power ModelLiberty 파일에서 셀이 소비하는 Power를 모델링한 방식셀의 전력 소비 특성을 조건별로 정리한 전력 성능표 Power Consumption은 입력 조건이나 Output Loadi..

Liberty 파일에서 셀이 소비하는 Power를 모델링한 방식셀의 전력 소비 특성을 조건별로 정리한 전력 성능표 Power Consumption은 입력 조건이나 Output Loading Capacitance에 따라 선형적으로 변하지 않기 때문에, 다양한 조건에서 전력 소모를 시뮬레이션해 Table 형태로 저장한다. 예시: 2D LUTcell(NAND2_X1) { internal_power() { related_pin : "A1"; rise_power(power_template_2d) { index_1("0.01, 0.05, 0.1"); // input transition index_2("0.01, 0.05, 0.1"); // output capaci..

Liberty 파일 셀에 특성을 저장하는 모델링 방식셀의 설명서 혹은 성능표 더미 NLDM은 기존의 타이밍 모델링 방식이다. 각 셀의 Delay를 Lookup Table(LUT) 형식으로 저장한다. 입력 조건에 따라 Delay가 선형적으로 변하지 않기 때문에, 다양한 입력 Slew와 출력 Load 조합에 대해 Delay와 Transition 값을 미리 시뮬레이션으로 측정해 표 형태로 저장한다.2D Table 형태이며, x축은 입력 Slew, y축은 출력 Load로 구성된다.테이블의 각 셀에는 해당 조건에서의 Delay나 Transition 값이 들어간다. 예시:cell(NAND2_X1) { pin(Y) { timing() { related_pin : "A1" ; cell_rise..

HSYNC와 VSYNC는 디스플레이에서 프레임과 라인의 동기화를 위한 기본적인 동기 신호(Synchronization Signal)이다. 이 신호들은 디지털 디스플레이 시스템에서도 여전히 타이밍 컨드롤의 핵심으로 사용된다.Raster ScanHSYNC와 VSYNC를 이해하려면 대부분의 디스플레이가 이미지를 표시하는 기본 방식인 Raster Scan에 대해 이해해야 한다. Raster Scan?마치 우리가 책을 읽듯이, 화면 왼쪽 위에서부터 오른쪽으로 한 줄(수평선)을 쭉 그리고, 다음 줄로 내려가 다시 왼쪽에서 오른쪽으로 그리는 방식을 반복하여 하나의 전체 화면(프레임)을 완성하는 방식HSYNC한 라인의 출력이 끝났음을 알리고, 다음 라인으로 스캔 헤더를 이동시키는 신호 주기: 한 라인마다 1회 발생시점..

계조(Gray Scale)는 디지털 디스플레이에서 밝기의 세밀한 차이를 표현하기 위한 연속적인 단계를 말한다. 즉, 단일 색상의 명도(Luminance) 수준을 여러 등급으로 나누어 표현하는 방식이다. 이는 각 픽셀이 흰색에서 검은색까지의 밝기 단계를 갖도록 하는 것단계가 많을수록 밝기 변화가 부드럽고, 자연스러운 이미지를 제공한다. 색상이 아닌 밝기 농도 차이로 화면을 표현하는 것이다. 그래서 DDI가 Digital 신호를 Analog 신호로 변환해서 각 subpixel에 공급한다.

https://chanfifo77.tistory.com/155 [설계 용어] RTL : Register Transfer LevelRegister Transfer LevelRTL은 하드웨어의 동작(Behavior)을 중심으로 Register 간 데이터 전송과 연산을 통해 칩의 기능을 추상적으로 기술한 설계 코드."무엇을 할 것인가(What)"를 기술하는 설계 언어.RTL은chanfifo77.tistory.comhttps://chanfifo77.tistory.com/156 [설계 용어] Netlist : Gate Level NetlistGate Level Netlist (GLN)실제로는 그냥 netlist라고 부른다.GLN은 하드웨어의 구조(Structure)를 중심으로 논리 게이트 단위로 회로를 기술한 설..

Gate Level Netlist (GLN)실제로는 그냥 netlist라고 부른다.GLN은 하드웨어의 구조(Structure)를 중심으로 논리 게이트 단위로 회로를 기술한 설계 데이터."어떻게 동작할 것인가(How)"를 기술하는 회로 구현 정보이다. Gate Level Netlist는 칩 설계의 뒷단, 즉 Back-end 설계 초입 또는 Synthesis 이후 단계에서 생성된다.[[ RTL]]로 작성된 설계 코드는 합성(Synthesis) 도구를 통해 Gate Level Netlist로 변환되며, 이 Netlist는 실제 하드웨어에서 사용할 논리 셀(AND, OR, D-FF 등) 들로 구성된다.정확한 구현 정보 포함:회로가 실제로 어떤 논리 게이트들로 구성될지를 명확히 보여준다. 이를 통해 배치, 배선(..