기본의 2bit adder는 Half adder와 Full adder로 이루어져있습니다. 하지만 이번 포스팅에서는 Full adder 두 개로 이루어진 2bit adder를 구성해 보겠습니다.
module my_4bit_fadder(
input [1:0] A,
input [1:0] B,
output [1:0] S,
output Co
);
wire [1:0]ca;
assign Co = ca[1];
my_fadder fa0(
.A(A[0]),
.B(B[0]),
.Ci(1'b0),
.S(S[0]),
.Co(ca[0])
);
my_fadder fa1(
.A(A[1]),
.B(B[1]),
.Ci(ca[0]),
.S(S[1]),
.Co(ca[1])
);
endmodule
코드는 위와 같이 구성했으며 fa0의 Ci은 GND로 주었습니다.
기존에 사용한 Full adder를 사용하여 구성하였습니다.
위의 my_fadder의 세부 항목을 펼친 모습입니다.
Synthesis Design schematic입니다.
I/O Port를 위처럼 구성합니다. S는 LED0과 1에 Blue로, Co는 LED1에 Green으로 ON합니다.
위처럼 입력 스위치 값에 따라 LED에 불이 들어오는 모습을 확인할 수 있습니다.
'Circuit Design > 🔥HDL' 카테고리의 다른 글
[Verilog] 4. 1 Sec Counter- (Cora-z7) (0) | 2024.04.01 |
---|---|
[Verilog] 3. Counter / Testbench- (Cora-z7) (0) | 2024.04.01 |
[Verilog] 1. Vivado 전가산기(Full Adder) - (Cora-z7) (0) | 2024.03.29 |
[Verilog] 0. VIVADO project 만들기 - 2(Cora-z7) (0) | 2024.03.19 |
[Verilog] 0. VIVADO project 만들기 - 1(Cora-z7) (1) | 2024.03.19 |