8. Verification
Verification Complete : 0 Viols.
이면 DRC 검사 결과 상 문제가 없다는 뜻입니다.
저장된 .sdf 파일과 .v(netlist) 파일을 저장하여 설계자에게 전달하여 이상여부를 판단합니다.
최종 검증이 완료되면 GDS 파일로 저장합니다.
P&R 전과 P&R 후 차이점
P&R 전 netlist : CTS 고려 안함
P&R 후 netlist : CTS 진행 후 netlist
P&R 전 sdf : 셀에 대한 Delay만 존재
P&R 후 sdf : Placement와 Routing이 진행되었으므로 Net Delay 정보가 포함되어있음
'Circuit Design > 🌌P&R' 카테고리의 다른 글
[Auto P&R] 7. Filler Insert (0) | 2024.07.04 |
---|---|
[Auto P&R] 6.CTS & Route (0) | 2024.07.04 |
[Auto P&R] 5.Placement (0) | 2024.07.04 |
[Auto P&R] 2. Floorplan ~ 4. Power Route (0) | 2024.06.30 |
[Innovus] Routing Net with Shielding and Spacing. (비공개) (0) | 2024.06.02 |